课程总览表
模拟集成电路设计实训班
集成电路版图设计实训班
数字集成电路设计实训班
单片机开发实训班
硬件设计与开发实训班
IC测试与PCB设计实训班
FPGA设计与开发实训班

在线咨询

电话咨询:
  0816-2539698
  0816-8081382
在线咨询:
  陈老师 在线咨询
         MSN在线

面向未来的IC设计方法

随着集成电路制造业的飞速发展,传统的设计方法越来越受到严峻的挑战。每年设计技术的进步大约滞后制造技术20%。在器件的特征线宽进入深亚微米以后,这个矛盾显得越发的突出。主要表现在系统的集成度越来越高,使得单个芯片的复杂度成倍提高,随之而来的是设计周期无限期增加,时序的收敛问题更加棘手。从而使得IC(集成电路)的设计不能满足制造的需要。为了弥和这两者之间的鸿沟,一系列崭新的设计方法被提了出来。本文将试图就未来几年中IC设计方法学及其工具的发展中的某些热点问题作一些探讨。

一、 IP的引入令传统的自顶向下设计方法受到挑战

   传统的ASIC(专用集成电路)设计方法的核心在于以客户调试好的大量的标准单元(cell)和硬宏为基础进行大规模集成电路的设计,但是随着工艺水平的不断进步,器件的特征尺寸和工艺参数都发生了变化,虽然从理论上来说,可以更新工艺库,但是将数以百万计的单元移植到新的工艺尺寸上带来的工作量无疑是巨大的。这样做的直接后果就是极大的延长了开发时间,并加大了开发成本。为了提高系统的设计效率,缩短设计周期,最简捷也是必须的方法就是要能够充分利用以前的设计成果。因此以所谓的IP(知识产权)核技术为依托的自底向上的设计方法重新受到欢迎。但是,由于不同的制造工厂使用不同的工艺技术,因此工艺技术的不兼容性已经成为这种设计方法发展的最大障碍。所值得庆幸的是,越来越多的公司和厂家已经意识到了这个问题,一些工业联盟已经开始着手开发可以兼容多种工艺的技术。如果这种技术能够取得成功,那么对那些IC的开发者而言无疑是一个最大的福音,它必将极大的简化设计者的工作。

   另一种有发展潜力的设计方法是使用即插即用的软IP组件,IP的可重用性问题。软IP组件使设计者无须对子模块做任何的改动,只须通过重新配置可复用的对象,就可以快速的完成对新工艺的升级。对于软IP而言,这项技术发展的最大阻力来自于IP子系统和标准总线系统之间的接口问题,以及在SOC(片上系统)芯片设计中软硬件的划分问题。如果能提供一个标准的接口,并解决好最优化软硬件分割,那么以软IP为代表的自底向上的设计方法将对IC设计的发展起到不可估量的推动作用。

二、 C/C++语言被越来越多的引入到IC系统级设计中

   随着系统集成度的提高以及终极用户需求的多样化,现有的系统设计方法已经不能很好的满足设计的需求。一般说来,系统级的设计分为两部分:一是表达思想的自然语言,另一是将功能转换为可行的架构组件。一个系统级的设计语言应该能完成顾及硬件和软件的所有方面。然而今天的软件语言并不能理解硬件的构造,而HDL语言也不能与软件很好的协同工作,因此需要这两方面能够靠得足够的近。而C语言可以较好的平衡软件和硬件两个方面的设计需求。同时由于C/C++语言支持面向对象的设计方法,相对于传统的编码方式,面向对象有着不可比拟的生产率方面的优势。但是,C语言也有其弱势的地方。系统级设计需要复用很多的组件,还要包括测试基准,由于C语言不是专门为硬件开发而设计的,因此一些硬件的要求还不适合用C语言来表达。对于硬件设计而言,C语言也没有能够提供一个硬件设计的库。这也需要业界继续为之努力,提供一个可以扩充的C语言的子集。

   我们有理由相信,随着IC设计业的发展,一种能够兼容硬件和软件的、方便使用的、新的描述方法将会崭露头角。

三、 物理设计转向COT设计方法

   在传统的ASIC设计中,设计人员要做的只是设计系统的结构,进行前端的模拟仿真并且向制造工厂提供网表。而COT设计方法,即用户拥有加工工具的设计方法,要求设计者承担物理设计的全部内容。虽然对于COT设计方法的具体实现上,设计公司仍然有分歧,但是大家一致认为,和硅片供应商(SIC)负责处理物理设计和封装的传统观念不同,在COT设计模式中,设计者必须要作到将GDSII(一种集成电路版图描述格式文件)文件提供给制造工厂,也就是说物理设计也将由设计者完成。COT不仅仅只是意味着在芯片的内部增加了布局和布线工作,而且COT的设计者还需要负责封装、测试以及成品率管理。 
   这样,COT设计模式将更加能够节省成本。COT的发展直接取决于设计工具自动化的程度,仅仅依靠目前现有的EDA工具很难完成从ASICCOT的转变。因此COT设计模式的产生同时也给予EDA工具提供商一个挑战。具体地说,就是要: 不仅在系统划分、系统时钟分配、片上电源设计、时序改进和锁存器分配等等方面的算法必须要有所突破,而且在设计流程上,更高集成度的芯片设计将需要有更好的高层次工具为之提供辅助。也就是说COT不但是一种将逻辑设计和物理设计融合在一起的混合模式(其关键是要在逻辑设计阶段就能准确预见到物理布局和布线所带来的电容、电感、信号串扰、阻抗匹配等问题,当然,电和地的布线,功率耗散等等问题也不能忽视),而且是一种与传统观念完全不同的设计方法。

四、EDAEDO的转变

   最新的一种观点认为:在电子设计的前端和后端,传统EDA方法已经发生若干变化,它们正在重塑传统的EDA工业。EDA已不能准确地反映出这一工业界当前正在发生的巨大变化,一个更精确的词将是EDO(电子设计最优化)


  
一种设计模式区别于另一种设计模式的根本表现在其设计流程。目前,随着制造业的飞速发展,许多新的设计流程被不断的提出。这些设计流程总的趋势就是要使得设计能够用尽可能少的迭代次数来完成。通过自动执行许多原本依次处理的任务,以及使分析与设计创建紧密结合,其最终的目的就是希望新的设计能够一次成功而无须反复的迭代。新设计工具细致地分析了设计结果,然后做出选择使设计收敛在要求的各个目标上,这种修改-分析-再修改-再分析……的过程,本质上是一个最优化过程。这就是所谓的EDO的核心之所在。

   在传统的ASIC设计中,设计被分离成了前端和后端两个孤立的部分,作前端逻辑设计的人员和后端物理设计的人员的工作基本上是分开的,他们联系的唯一纽带就是网表。然而在深亚微米出现以后,这样的设计模式已经变得令人难以忍受。由于物理设计人员很难满足逻辑设计人员的要求,致使设计的迭代次数变得越来越多。因此从这个角度上看,EDO决不是在EDA上的改良,它需要一种全新的设计思路,要有全新的能够从逻辑和物理两个角度来分析、设计芯片的混合工具。尤其是在综合这个步骤上,要求能够在综合的时候就能够对物理的层面进行分析预测,以最大可能的减小迭代次数来完成优化。EDO也对设计人员提出了更高的要求,过去那种只是了解设计步骤的一部分的设计人员将很难适应EDO的要求。在EDO的时代,要求设计人员要学会不要把自己的设计局限在某些具体的工艺上,要能够更多地把自己从设计的具体实现中解放出来,学会从整体上去考虑问题。设计人员对于设计工具的依赖程度将更加高,设计的优化程度和可靠性直接的取决于设计工具。

   科学的发展, 工艺的进步, 导致了集成电路的大发展, 从而引发了IC 设计业一浪又一浪的发展高潮。随着单电子控制器件等超微型器件曙光的显现, 集成电路设计业将会遇到新的挑战和更大的发展机遇。我们坚信, 广大从事集成电路设计业的同事们, 一定能在现有的设计工具基础上,创造出更新、更完善的设计工具,将这件伟大而艰巨的集成电路设计事业完成得更好, 从而为广大消费者们设计出功能更强、体积更小、更加实用的新产品。